XiangShan
RISC-V生态系统XiangShan 是一个用 Chisel 编写的高性能乱序 RV64 核心，于 2019 年在中国科学院计算技术研究所启动。它的各代产品以湖泊命名，从 2021 年流片的雁栖湖，到南湖和昆明湖。
概述
XiangShan 是一款高性能开源 RISC-V 处理器。其核心实现了 64 位 RISC-V 指令集，并乱序执行指令，因此执行顺序可能与程序列出的顺序不同，以保持执行单元忙碌。该设计使用 Chisel 编写，这是一种基于 Scala 构建的硬件构建语言，并在 Mulan Permissive Software License, version 2 下发布。
该名称在中文中意为香山，是北京西部的一座公园，而每一代设计都以湖泊命名。第一代 Yanqihu 于 2021 年以 28 纳米工艺流片，运行频率为 1.3 GHz。流片意味着将完成的设计送往工厂进行制造。Nanhu 是第二代，而第三代 Kunminghu 正在积极开发中。
历史
中国科学院计算技术研究所于2019年启动了香山，第一代的工作于2020年6月开始。鹏城实验室承担了大部分物理设计工作，这一步骤将逻辑转化为工厂可以生产的布局。
团队在MICRO 2022这一重要计算机体系结构会议上介绍了其开发方法。由行业伙伴共同创立的非营利组织北京开源芯片研究院现在协调开发工作。
使用位置
XiangShan 以商用应用处理器的性能为目标，即手机和服务器中所使用的那类处理器。研究人员用它来研究高端处理器设计，该项目在发布核心的同时也发布其仿真、验证和性能分析工具。