XiangShan
Ecosistema RISC-VXiangShan è un core RV64 out-of-order ad alte prestazioni scritto in Chisel, avviato nel 2019 presso l'Istituto di tecnologia informatica dell'Accademia cinese delle scienze. Le sue generazioni prendono nomi di laghi, da Yanqihu, tape-out nel 2021, a Nanhu e Kunminghu.
Panoramica
XiangShan è un processore RISC-V open source ad alte prestazioni. I suoi core implementano il set di istruzioni RISC-V a 64 bit ed eseguono le istruzioni fuori ordine, così l'ordine di esecuzione può differire dall'ordine indicato dal programma per mantenere occupate le unità di esecuzione. Il design è scritto in Chisel, un linguaggio di costruzione hardware basato su Scala, ed è rilasciato sotto la Mulan Permissive Software License, versione 2.
Il nome in cinese significa Colline Profumate, un parco nella parte occidentale di Pechino, e ogni generazione del design prende il nome di un lago. La prima generazione, Yanqihu, è stata prodotta nel 2021 con un processo a 28 nanometri e funzionava a 1,3 GHz. Produrre significa inviare un design finito a una fabbrica per la manifattura. Nanhu è la seconda generazione, e Kunminghu, la terza, è in fase di sviluppo attivo.
Cronologia
L'Istituto di tecnologia informatica dell'Accademia cinese delle scienze ha avviato XiangShan nel 2019, e il lavoro sulla prima generazione è iniziato nel giugno 2020. Il Peng Cheng Laboratory ha realizzato gran parte della progettazione fisica, la fase che trasforma la logica in un layout che una fabbrica può produrre.
Il team ha presentato i suoi metodi di sviluppo alla MICRO 2022, una importante conferenza sull'architettura dei computer. Il Beijing Institute of Open Source Chip, un'organizzazione senza scopo di lucro fondata con partner industriali, ora coordina lo sviluppo.
Dove viene utilizzato
XiangShan punta alle prestazioni dei processori applicativi commerciali, del tipo che si trova nei telefoni e nei server. I ricercatori lo usano per studiare la progettazione di processori di fascia alta, e il progetto pubblica i suoi strumenti di simulazione, verifica e analisi delle prestazioni insieme al core.