XiangShan
Awesome RISC-V

XiangShan

Ecossistema RISC-V

XiangShan é um núcleo RV64 fora de ordem de alto desempenho escrito em Chisel, iniciado em 2019 no Instituto de Tecnologia da Computação da Academia Chinesa de Ciências. Suas gerações recebem nomes de lagos, de Yanqihu, com tape-out em 2021, a Nanhu e Kunminghu.

Visão geral

XiangShan é um processador RISC-V de código aberto de alto desempenho. Seus núcleos implementam o conjunto de instruções RISC-V de 64 bits e executam instruções fora de ordem, de modo que a ordem de execução pode diferir da ordem listada pelo programa para manter as unidades de execução ocupadas. O projeto é escrito em Chisel, uma linguagem de construção de hardware baseada em Scala, e é distribuído sob a Mulan Permissive Software License, versão 2.

O nome significa em chinês Colinas Perfumadas, um parque no oeste de Pequim, e cada geração do projeto recebe o nome de um lago. A primeira geração, Yanqihu, foi fabricada em 2021 em um processo de 28 nanômetros e operava a 1,3 GHz. Fabricar significa enviar um projeto finalizado a uma fábrica para produção. Nanhu é a segunda geração, e Kunminghu, a terceira, está em desenvolvimento ativo.

Histórico

O Instituto de Tecnologia da Computação da Academia Chinesa de Ciências iniciou o XiangShan em 2019, e o trabalho na primeira geração começou em junho de 2020. O Peng Cheng Laboratory realizou grande parte do projeto físico, a etapa que transforma a lógica em um layout que uma fábrica pode produzir.

A equipe apresentou seus métodos de desenvolvimento na MICRO 2022, uma importante conferência de arquitetura de computadores. O Beijing Institute of Open Source Chip, uma organização sem fins lucrativos fundada com parceiros do setor, agora coordena o desenvolvimento.

Onde é usado

O XiangShan tem como alvo o desempenho de processadores de aplicação comerciais, do tipo encontrado em telefones e servidores. Pesquisadores o utilizam para estudar o design de processadores de alto desempenho, e o projeto publica suas ferramentas de simulação, verificação e análise de desempenho junto com o núcleo.

Fontes

  1. XiangShan README
  2. XiangShan documentation
  3. Towards Developing High Performance RISC-V Processors Using Agile Methodology, MICRO 2022