RISC-Vツールのリスト

RISC-V Internationalによる、承認済みのRISC-V ISA、プロファイル、およびプラットフォーム仕様の公式インデックス。

非特権および特権ISA仕様の出典。

アセンブラのディレクティブ、疑似命令、およびリロケーション構文。

RISC-V コンパイラで使用される呼び出し規約、レジスタの使用法、および ELF フォーマット。

edXで提供されているLinux Foundationの無料コース。オープンソースツール（TL-Verilog / Makerchip）を用いたCPUマイクロアーキテクチャ設計の実習を扱っています。

MIT提供。

オークランド大学提供。

edX上のLinux Foundationによる無料コース。RISC-V ISA、仕様、エコシステムを網羅しており、学生にとって理想的な入門教材。

カリフォルニア大学アーバイン校提供。

インタラクティブな図解を伴う初心者向け RISC-V アセンブリ言語のレッスン。複数の言語に翻訳されており、Lux シミュレータで実行可能です。

Chisel ハードウェア設計を学ぶための、インタラクティブな Jupyter Notebook ベースのブートキャンプ。

RISC-V TL-Verilog CPUの実機構築を5日間で実践した様子を記録したワークショップ用リポジトリ。

Sodor RISC-Vコアを使用した、Chiselによる高度なハードウェア設計例を掲載したWikiページ。

コミュニティから寄せられたChiselのパターンやソリューションをまとめたWiki。

Chiselハードウェア設計のための体系的な学習パスをまとめたコミュニティWiki。

Rocket Chipジェネレータのソースコードに関する注釈付き読解メモ。

Chisel を用いたハードウェア設計に関するオープンソースの教科書。無料の PDF が利用可能です。

RV32Iアセンブリを基礎から解説した無料のオープンソース教科書（PDF版あり）。John Winans氏によって積極的にメンテナンスされています。

エンコーディング形式、例、疑似命令展開を含むRV32IM命令リファレンス。

RISC-V 形式 ISA 仕様。

Chisel ハードウェア設計言語のクイックリファレンス用チートシート。

Chipyard SoC設計フレームワークの公式ドキュメント。

Ripes RISC-Vビジュアルシミュレータの公式Wikiおよび入門ガイド。

2019年のRISC-Vオープンソース・シリコンにおける主要なマイルストーンを振り返る年次総括記事。

RISC-Vプラットフォームへの組み込みLinux導入に関するELCE 2018のスライド。

IITマドラスによるShakti RISC-Vプロセッサの入門用学習リソース。

RISC-V ベース ISA およびその標準拡張機能について、わかりやすく解説した概要。

RISC-V の移植状況とビルド手順に関する Debian Wiki ページ。

Ripesシミュレータを使用したRV32Iアセンブリの記述および可視化に関するチュートリアル。

RISC-Vを形式的に記述するために使用されるISA仕様言語「Sail」に関するページ。

UCバークレーにおけるRISC-V関連の研究に関するページ。

RISC-V に関するノート、リンク、学習リソースをまとめた、コミュニティによって管理されているコレクション。 （2017年以降更新停止中）

RISC-Vハードウェア上で動作する「Hello World」プログラムの実演ライブ配信。

32ビットRISC CPUをゼロから設計する過程をまとめたYouTubeプレイリスト。

ウェスタンデジタル社による。

チューリッヒで開催された RISC-V ワークショップの録画。ISA 開発やエコシステムの最新情報について取り上げられています。

OSによって管理されるハードウェアアクセラレータインターフェースを提唱する論文。

マネージドランタイム環境におけるガベージコレクションのためのカスタムハードウェアサポートに関するIEEE論文。

組み込みビジョン向けのコンパクトなCNNアクセラレーションに関するIEEE論文。

RISC-Vベクトルプロセッサ向けの統合型電源管理に関するIEEE論文。

DC-DCコンバータを統合した省エネ型RISC-Vベクトルコアに関するIEEE論文。

CNN専用のハードウェアアクセラレーションに関するMicrosoft Researchのホワイトペーパー。

ベアメタルおよびLinux RISC-Vターゲット向けのGCC、binutils、Cライブラリのビルドスクリプト。

C、C++、Rust などの言語から GCC や Clang が生成する RISC-V アセンブリコードを表示するオンラインコンパイラ。

レッスンや命令リファレンスを備えた、ブラウザベースのRV32IMアセンブラおよびシミュレータ。

ゴールデンリファレンスモデルとして使用される、公式のRISC-V ISAシミュレータ。

ブラウザ上で動作するRV32IMシミュレータおよびエディタ。カリフォルニア大学バークレー校のCS61Cコースで使用されている。

メモリおよびレジスタビューを備えた、ブラウザベースのRV32シミュレータおよびデバッガ。

業界をリードするオープンソースのマシンエミュレータおよび仮想化ツール。RV32およびRV64のシステムモードおよびユーザーモードのエミュレーションの両方をサポートしています。

最速のVerilog/SystemVerilogシミュレータ。

Chiselベースのシステムオンチップ（SoC）のアジャイル開発のためのフレームワーク。

移植性の高いFPGA配置配線ツール。

32ビットRISC-Vコアをベースとしたシングルコアマイクロコントローラシステム。

Rocket RISC-Vコアを基盤としたlowRISC SoCプラットフォーム。

最新世代のPULPチップのマイクロコントローラアーキテクチャ。

ボストン大学が開発した、ブラウザベースのRISC-Vアーキテクチャ設計空間探索ツール。

RTL向けの柔軟な内部表現。

RISC-V GNU コンパイラ・ツールチェーン。

Chisel/Firrtl用実行エンジン。

RISC-V 上で Fedora Gnome デスクトップを構築。

FPGAツールのパフォーマンス可視化ライブラリ。

Scala を用いた高度な回路生成と設計の再利用を容易にするハードウェア設計言語。

Chisel HDL および FIRRTL コンパイラフレームワークの公式サイト。

Sailで記述されたRISC-V ISAの形式仕様。公式のゴールデンモデルとして採用されている。

実装がRISC-V仕様に準拠しているかどうかを検証するアーキテクチャ・テストスイート。

RISC-Vプロセッサの検証用SystemVerilogおよびUVMランダム命令ジェネレータ。

RISC-Vプロセッサ向けのオープンソースの形式検証フレームワーク。

RISC-Vプロセッサ向けのランダムなトルチャーテストジェネレータ。

RISC-Vプロセッサ向けの形式検証フレームワーク。

Chiselで記述された回路用のテストユーティリティ。

RISC-Vプロセッサの検証のための、SV/UVMベースのオープンソース命令ジェネレータ。

RISC-Vプロセッサ向けのユニットテスト。

オープンソースEDAフロー向けのユニバーサル検証方法論（UVM）ライブラリ。

BOOM投機的攻撃。

自動ブラックボックステスト。

RISC-Vボード向けのFedoraの移植状況、イメージ、およびインストールガイド。

RISC-VボードおよびQEMU向けの公式Ubuntuイメージ。

RISC-Vハードウェアおよびエミュレータ向けのFreeBSDの移植状況と手順。

ZephyrリアルタイムOSがサポートするRISC-Vボード。

中国科学院計算技術研究所で開発された、オープンソースの高性能アウト・オブ・オーダー RISC-V プロセッサ。

カリフォルニア大学バークレー校による、パラメータ設定可能なRISC-V SoCジェネレータ。

SpinalHDLで記述された、FPGAに適した32ビットRISC-V実装。

小型FPGAに収まる、Verilogによる実験的なRISC-V実装。

VHDLで記述された、カスタマイズおよび拡張が可能なMCUクラスの32ビットソフトコアCPUおよびSoC。

バークレー・アウト・オブ・オーダーRISC-Vプロセッサ。

iCE40 HX8K、iCE40 UP5K、およびECP5 FPGA向けの32ビットRISC-Vシステムオンチップ。

オープンソースツールを使用してRISC-VベースのSoCを構築するためのテンプレート。

PicoRV32を使用したシンプルなSoCの例。

IITマドラスのShakti RISC-Vプロセッサファミリーを中核とした完全なSoC。

PicoSoC PicoRV32のASIC実装。

ザイリンクスFPGAを対象としたRISC-V SoCの実装。

動的割り当て型ニューラルネットワーク（DANA）アクセラレータ。

PULPチップ、330 MHz、 22 nm、3000 × 3000 μm。

PULPチップ、500 MHz、65 nm、1252 × 1252 μm。

PULPチップ、200 MHz、65 nm、2626 × 2626 μm。

PULPチップ、500 MHz、65 nm、1252 × 1252 um。

PULPチップ、15 MHz、180 nm、7201 × 8160 um。

PULPチップ、400 MHz、65 nm、2626 × 2626 µm。

Allwinner D1ボード向けのハードウェア設計、SDKドキュメント、フラッシュツール、システムイメージ（中国語）。

SiFive製のArduino互換RISC-Vマイコンボード。ベアメタル組み込みプログラミングへの手軽な入り口となる。

Debian、Ubuntu、Fedoraを実行するクアッドコア64ビットRISC-Vシングルボードコンピュータ。

クアッドコア T-Head C910 を搭載した BeagleBoard シングルボードコンピュータ。

Bouffalo BL808チップをベースとした低コストのRISC-Vボード。

Sipeed社のLicheeおよびMaix RISC-Vボードおよびモジュールのドキュメント。

RISC-V + ARMデュアルコアSoCを搭載した、極めて低価格（5～9ドル）で超コンパクトな組み込みLinuxボード。IoT学習に最適。

RP2350をベースとしたボードで、Armコアの代わりに2つのHazard3 RISC-Vコアで起動可能です。

Wi-FiおよびBluetooth Low Energyを搭載したEspressif製RISC-Vマイコン。

1チップあたり数セントで販売されているWCH製の32ビットRISC-Vマイコン。

ブラジルのチップ製造の歴史、CEITEC工場、およびブラジルのRISC-Vプロセッサに関する解説（出典付き）。

IoT向けのBluetooth Low Energyを搭載したブラジルの32ビットRISC-Vマイクロコントローラ。u32BRとも呼ばれ、UFCG、UFPR、UFSM、UnB、UFMGが連邦政府の資金援助を受けて設計した。

初めて製造されたBlueMacawチップに関するUFMGの報告書（ポルトガル語）。

UFMGコンパイラ研究所のフェルナンド・ペレイラ氏による、u32BRソフトウェア開発キットに関する講演（ポルトガル語）。

ブラジルの研究者らが開発した、マルチプロセッサ・システムオンチップ向けのコンパクトなオープンソースRISC-Vプロセッサ。

マイクロエレクトロニクス分野での研修を通じてチップ設計者を育成するブラジルの国家プログラム。

エルドラド研究所による、高性能計算（HPC）向けRISC-Vに関する共同プロジェクトの発表。

ブラジルのRISC-Vコミュニティに関する記事。

チリ初のRISC-Vテープアウトに関するRISC-V Internationalの記事。フェデリコ・サンタ・マリア工科大学が、オープンなSKY130プロセスで構築したRV32Iコアについて。

コロンビア初のシステムオンチップとして設計された32ビットRISC-Vマイクロコントローラ「mRISCV」の開発を手掛ける、サンタンデール工業大学の研究グループ。

OnchipチームとmRISCVの資金調達について報じたeeNews Europeの記事。

「XiangShan」という高性能オープンソースプロセッサを開発している研究機関。

コンパイラ、エミュレータ、LinuxディストリビューションへのRISC-Vサポートに貢献しているISCASの研究室。

ISCASが提供する、RISC-Vハードウェア向けの開発環境およびパッケージマネージャー。

Alibaba T-Head製のオープンソースC906およびC910 RISC-Vコア。

高性能コンピューティング向けのRISC-Vアクセラレータを含む、欧州製プロセッサを開発するEUプロジェクト。

RISC-VプロセッサIPおよび設計ツールからなる欧州のエコシステムを構築するEUプロジェクト。

カスタマイズ可能なRISC-VプロセッサIPおよび設計ツールを提供するチェコの企業。

AIワークロード向けにベクトルユニットを備えたRISC-Vコアを設計するバルセロナの企業。

IITマドラスが開発したオープンソースのRISC-Vプロセッサファミリー。

C-DACがインドの産業界向けに設計したRISC-Vプロセッサのファミリー。

日本語でニュースやイベント情報を発信する日本のRISC-V協会。

RISC-Vプロセッサコアのライセンス供与を行う台湾の企業。

RISC-Vが開発されたカリフォルニア大学バークレー校の研究グループ。Rocket ChipやBOOMの開発拠点でもある。

RISC-V仕様を所有・承認する非営利団体。

仕様、Sailモデル、および関連ツールの公式リポジトリ。

コンパイラ、ランタイム、ディストリビューション、カーネルにおけるRISC-Vのサポートに資金を提供する業界主導のプロジェクト。

イベント、 ニュース、プロジェクトホスティングを通じてオープンソースシリコンを支援する非営利団体。

ハードウェア記述言語「Bluespec」および「Piccolo」、「Flute」、「Toooba」コアの開発元。

Rocket Chipを含むオープンソースハードウェアおよび設計ツールを開発するLinux Foundationのプロジェクト。

ケンブリッジを拠点とする非- 非営利団体で、IbexコアおよびOpenTitanシリコン・ルート・オブ・トラストのメンテナンスを行っている。

CVA6を含むオープンソースRISC-Vコア「CORE-V」ファミリーのメンテナンスを行う非営利団体。

チューリッヒ工科大学（ETH Zurich）とボローニャ大学が運営する、オープンソースの超低消費電力コアおよびSoCのためのプラットフォーム。

RISC-V ISAの創始者たちが設立した企業で、プロセッサIP、SDK、およびツールを提供している。

Scalaベースのハードウェア記述言語であり、VexRiscvおよびNaxRiscvコアの拠点。

Yosys合成スイート、nextpnr、riscv-formalのメンテナー。

RISC-V Internationalによるサミット、ミートアップ、ウェビナーのカレンダー。

毎年開催される欧州のRISC-Vカンファレンス。

毎年開催される中国のRISC-Vカンファレンス。

RISC-V、FPGA、EDAに関するトピックを扱うオープンソースのデジタル設計フォーラム。

ISAやエコシステムに関する議論を行う、RISC-V Internationalの公式技術フォーラム。

Chisel ハードウェア設計言語のユーザー向けコミュニティメーリングリスト。

RISC-Vハードウェア開発の公式メーリングリスト。

RISC-V ISA仕様策定に関する議論のための公式メーリングリスト。

講義や学術プログラムでRISC-Vを活用する教育者向けのメーリングリスト。

RISC-Vに関するニュース、プロジェクト、コミュニティでの議論を行うサブレディット。

RISC-V コミュニティのリアルタイムチャットを行う Telegram グループ。