Ibex
RISC-VエコシステムIbexは2段パイプラインを備えた小型の32ビットコアで、SystemVerilogで書かれ、lowRISCによって維持されています。ETH ZurichのPULPプロジェクトでzero-riscyとして始まり、OpenTitanはメインプロセッサとして採用しています。
概要
Ibexは、ハードウェアを記述するための言語であるSystemVerilogで書かれた、小型の32ビットRISC-Vコアです。コアとは、チップの中で命令を実行する部分のことです。Ibexは、より大きなシステム内のデバイスを管理する小型プロセッサの仕事である組み込み制御向けに設計されています。
Ibexは、基本整数命令セットまたはその縮小版である組み込み版に加え、乗算、圧縮命令、ビット操作のためのM、C、B拡張をサポートしています。その構成は、最小構成のRV32ECビルドから、シングルサイクル乗算器とメモリ保護を備えたより高速なビルドまで幅広く対応しています。lowRISCはこれに関する毎夜のテストレポートを公開しており、Ibexは複数回のテープアウトを経ています。つまり、実際のチップとして製造されたということです。
履歴
Ibexは、低電力プロセッサを開発するETH Zurichとボローニャ大学の研究プロジェクトであるPULPプラットフォームのコア、zero-riscyとして始まりました。zero-riscyは2017年にRI5CYコアの小型版として発表されました。その後、この設計は英国ケンブリッジの非営利団体lowRISCに寄贈され、同団体はこれをIbexと改名して開発を続けています。
使用場所
コンピュータが起動するソフトウェアを検査するセキュリティチップのオープンソース設計であるOpenTitanは、プロセッサとしてIbexを使用しています。Ibexは研究用チップや、強固な検証実績を持つ小型コアを必要とする設計にも登場します。