Ibex
RISC-V इकोसिस्टमIbex एक छोटा 32-बिट कोर है जिसमें दो-चरणीय पाइपलाइन है, जो SystemVerilog में लिखा गया है और lowRISC द्वारा अनुरक्षित है। इसकी शुरुआत ETH Zurich के PULP प्रोजेक्ट में zero-riscy के रूप में हुई थी, और OpenTitan इसे अपने मुख्य प्रोसेसर के रूप में उपयोग करता है।
अवलोकन
Ibex एक छोटा 32-बिट RISC-V कोर है जो SystemVerilog में लिखा गया है, जो हार्डवेयर का वर्णन करने के लिए एक भाषा है। कोर एक चिप का वह हिस्सा है जो निर्देशों को निष्पादित करता है। Ibex को एम्बेडेड नियंत्रण के लिए डिज़ाइन किया गया है, जो छोटे प्रोसेसरों का काम है जो बड़े सिस्टम के अंदर उपकरणों का प्रबंधन करते हैं।
Ibex आधार पूर्णांक निर्देश सेट या उसके संक्षिप्त एम्बेडेड संस्करण का समर्थन करता है, साथ ही गुणन, संपीड़ित निर्देशों और बिट हेरफेर के लिए M, C और B एक्सटेंशन का भी समर्थन करता है। इसके कॉन्फ़िगरेशन न्यूनतम RV32EC बिल्ड से लेकर सिंगल-साइकल मल्टीप्लायर और मेमोरी सुरक्षा वाले तेज़ बिल्ड तक होते हैं। lowRISC इसके लिए रात्रिकालीन परीक्षण रिपोर्ट प्रकाशित करता है, और Ibex कई टेप-आउट से गुज़र चुका है, जिसका अर्थ है कि इसे वास्तविक चिप्स में निर्मित किया गया है।
इतिहास
Ibex की शुरुआत zero-riscy के रूप में हुई, जो PULP प्लेटफ़ॉर्म का एक कोर है, जो ETH ज़्यूरिख़ और बोलोग्ना विश्वविद्यालय की एक शोध परियोजना है जो कम-शक्ति वाले प्रोसेसर विकसित करती है। zero-riscy को 2017 में RI5CY कोर के एक छोटे संबंधी के रूप में प्रस्तुत किया गया था। इसके बाद यह डिज़ाइन lowRISC को योगदान किया गया, जो कैम्ब्रिज, यूनाइटेड किंगडम में एक गैर-लाभकारी संस्था है, जिसने इसका नाम बदलकर Ibex रखा और इसे विकसित करना जारी रखा है।
इसका उपयोग कहाँ होता है
OpenTitan, सुरक्षा चिप्स के लिए एक ओपन सोर्स डिज़ाइन जो कंप्यूटर के शुरू होने पर सॉफ़्टवेयर की जाँच करता है, अपने प्रोसेसर के रूप में Ibex का उपयोग करता है। Ibex अनुसंधान चिप्स में और ऐसे डिज़ाइनों में भी दिखाई देता है जिन्हें मज़बूत सत्यापन रिकॉर्ड वाले छोटे कोर की आवश्यकता होती है।