Ibex
RISC-V 생태계Ibex는 2단계 파이프라인을 갖춘 소형 32비트 코어로, SystemVerilog로 작성되었으며 lowRISC에서 유지 관리합니다. ETH Zurich의 PULP 프로젝트에서 zero-riscy로 시작되었고, OpenTitan은 이를 주 프로세서로 사용합니다.
개요
Ibex는 하드웨어를 기술하기 위한 언어인 SystemVerilog로 작성된 작은 32비트 RISC-V 코어입니다. 코어는 칩에서 명령어를 실행하는 부분입니다. Ibex는 더 큰 시스템 내부의 장치를 관리하는 소형 프로세서의 작업인 임베디드 제어를 위해 설계되었습니다.
Ibex는 기본 정수 명령어 집합 또는 축소된 임베디드 버전과 함께 곱셈, 압축 명령어, 비트 조작을 위한 M, C, B 확장을 지원합니다. 구성은 최소 RV32EC 빌드부터 단일 사이클 곱셈기와 메모리 보호를 갖춘 더 빠른 빌드까지 다양합니다. lowRISC는 이에 대한 야간 테스트 보고서를 공개하며, Ibex는 여러 차례 테이프아웃을 거쳤습니다. 즉, 실제 칩으로 제조되었다는 뜻입니다.
기록
Ibex는 저전력 프로세서를 개발하는 ETH Zurich와 볼로냐 대학의 연구 프로젝트인 PULP 플랫폼의 코어인 zero-riscy로 시작되었습니다. zero-riscy는 2017년 RI5CY 코어의 더 작은 버전으로 소개되었습니다. 그 후 이 설계는 영국 케임브리지의 비영리 단체인 lowRISC에 기부되었으며, 이 단체는 이름을 Ibex로 바꾸고 계속 개발하고 있습니다.
사용되는 곳
컴퓨터가 시작하는 소프트웨어를 검사하는 보안 칩의 오픈 소스 설계인 OpenTitan은 프로세서로 Ibex를 사용합니다. Ibex는 연구용 칩과 강력한 검증 기록을 갖춘 소형 코어가 필요한 설계에도 등장합니다.