Ibex
Ecosistema RISC-VIbex è un piccolo core a 32 bit con una pipeline a due stadi, scritto in SystemVerilog e mantenuto da lowRISC. È nato come zero-riscy nel progetto PULP presso l'ETH di Zurigo, e OpenTitan lo utilizza come processore principale.
Panoramica
Ibex è un piccolo core RISC-V a 32 bit scritto in SystemVerilog, un linguaggio per descrivere l'hardware. Un core è la parte di un chip che esegue le istruzioni. Ibex è progettato per il controllo embedded, il lavoro dei piccoli processori che gestiscono dispositivi all'interno di sistemi più grandi.
Ibex supporta il set di istruzioni intere di base o la sua versione embedded ridotta, oltre alle estensioni M, C e B per la moltiplicazione, le istruzioni compresse e la manipolazione dei bit. Le sue configurazioni vanno da una build minima RV32EC a build più veloci con un moltiplicatore a ciclo singolo e protezione della memoria. lowRISC pubblica rapporti di test notturni per esso, e Ibex ha attraversato diversi tape-out, il che significa che è stato fabbricato in chip reali.
Cronologia
Ibex è nato come zero-riscy, un core della piattaforma PULP, un progetto di ricerca dell'ETH di Zurigo e dell'Università di Bologna che sviluppa processori a basso consumo. zero-riscy è stato presentato nel 2017 come un parente più piccolo del core RI5CY. Il design è stato poi donato a lowRISC, un'organizzazione senza scopo di lucro a Cambridge, nel Regno Unito, che lo ha ribattezzato Ibex e continua a svilupparlo.
Dove viene utilizzato
OpenTitan, un design open source per chip di sicurezza che verificano il software che un computer avvia, utilizza Ibex come processore. Ibex compare anche in chip di ricerca e in design che necessitano di un piccolo core con un solido storico di verifica.