Ibex
منظومة RISC-VIbex نواة صغيرة 32-بت ذات خط أنابيب من مرحلتين، مكتوبة بلغة SystemVerilog ويصونها lowRISC. بدأت باسم zero-riscy في مشروع PULP في ETH Zurich، ويستخدمها OpenTitan معالجًا رئيسيًا.
نظرة عامة
Ibex هو نواة RISC-V صغيرة ذات 32 بت مكتوبة بلغة SystemVerilog، وهي لغة لوصف العتاد. النواة هي الجزء من الشريحة الذي ينفذ التعليمات. صُمم Ibex للتحكم المدمج، وهو عمل المعالجات الصغيرة التي تدير الأجهزة داخل الأنظمة الأكبر.
يدعم Ibex مجموعة تعليمات الأعداد الصحيحة الأساسية أو نسختها المدمجة المخفّضة، إضافة إلى امتدادات M وC وB للضرب والتعليمات المضغوطة ومعالجة البتات. تتراوح تهيئاته من بناء RV32EC الأدنى إلى عمليات بناء أسرع بمضاعف أحادي الدورة وحماية للذاكرة. تنشر lowRISC تقارير اختبار ليلية له، وقد مر Ibex بعدة عمليات tape-out، أي أنه صُنع في شرائح حقيقية.
السجل
بدأ Ibex باسم zero-riscy، وهو نواة من منصة PULP، وهو مشروع بحثي في ETH Zurich وجامعة بولونيا يطوّر معالجات منخفضة الطاقة. قُدّم zero-riscy في عام 2017 كنسخة أصغر من نواة RI5CY. ثم ساهم بالتصميم إلى lowRISC، وهي منظمة غير ربحية في كامبريدج بالمملكة المتحدة، والتي أعادت تسميته إلى Ibex وتواصل تطويره.
أين يُستخدم
يستخدم OpenTitan، وهو تصميم مفتوح المصدر لشرائح الأمان التي تفحص البرمجيات التي يبدأها الحاسوب، Ibex كمعالج له. يظهر Ibex أيضًا في شرائح البحث وفي التصاميم التي تحتاج إلى نواة صغيرة ذات سجل تحقق قوي.