VexRiscv
RISC-V 생태계VexRiscv는 SpinalHDL로 작성된 32비트 코어입니다. 플러그인이 빌드에 포함할 파이프라인 단계, 캐시, 확장 기능을 결정합니다. Charles Papon이 만들었으며, LiteX는 FPGA 시스템 온 칩의 기본 CPU로 이를 사용합니다.
개요
VexRiscv는 Scala 위에 구축된 하드웨어 기술 언어인 SpinalHDL로 작성된 32비트 RISC-V 코어입니다. 코어는 명령을 실행하는 칩의 부분입니다. VexRiscv는 다른 회로처럼 동작하도록 재구성할 수 있는 칩인 FPGA를 대상으로 하며, 특정 제조사에 묶인 블록을 피하므로 동일한 설계가 여러 벤더의 FPGA에서 실행됩니다.
이 설계는 플러그인으로 조립됩니다. 플러그인은 캐시, 곱셈기, 부동 소수점 유닛 또는 메모리 관리 유닛과 같은 하나의 기능을 추가하며, 파이프라인은 2단에서 5단 이상까지 가질 수 있습니다. 가장 작은 빌드는 약 500개의 FPGA 룩업 테이블을 사용하며, 메모리 관리 유닛을 갖춘 전체 빌드는 Linux를 실행합니다.
기록
SpinalHDL의 창시자인 Charles Papon은 2017년에 VexRiscv를 시작했습니다. Papon은 나중에 동일한 플러그인 방식을 사용하여 구축된 비순차 실행 코어인 NaxRiscv를 만들었습니다.
사용되는 곳
LiteX는 FPGA 시스템 온 칩을 구축하기 위해 널리 사용되는 프레임워크로, 기본 CPU로 VexRiscv를 사용합니다. Linux on LiteX VexRiscv 프로젝트는 저비용 FPGA 보드에서 Linux를 부팅하며, 이 코어는 임베디드 기기용 운영체제인 Zephyr와 FreeRTOS도 실행합니다.