csrci

pseudo

Asembler RISC-V Referencja

lyszt.net obejmuje csrci i inne instrukcje RISC-V w większych szczegółach.

Opis

csrci zeruje bity w rejestrze sterującym na podstawie stałej. Rejestr sterująco-statusowy, czyli CSR, przechowuje stan procesora, taki jak adres procedury obsługi trapów i przełączniki przerwań (zobacz csrrw). Stała uimm to liczba od 0 do 31, ponieważ jest przechowywana na 5 bitach. Poniższa postać zeruje każdy bit CSR, który ma wartość 1 w uimm, a pozostałe bity pozostawia bez zmian.

csrci csr, uimm

Jest to pseudoinstrukcja, czytelna nazwa, którą asembler przepisuje na rzeczywistą instrukcję. Staje się ona poniższą instrukcją, gdzie rd to zero, więc stara wartość jest odrzucana.

csrrci zero, csr, uimm

Poniższa linia wyłącza globalne zezwolenie na przerwania. 8 to binarnie 1000, więc zeruje bit 3 rejestru mstatus.

csrci mstatus, 8

Aby ustawiać bity, zobacz csrsi.

Rozwija się do

csrrci zero, csr, uimm

Asembler zastępuje tę pseudoinstrukcję rzeczywistą instrukcją lub instrukcjami wymienionymi powyżej.

Przykład

csrci mstatus, 8   # clears bit 3 of mstatus

Odwołania

[1]RISC-V International. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20260120. Section 6.1, CSR Instructions, pages 47 to 49.

Otwórz w Litessera Lux, asemblerze RISC-V Kup mi kawę