csrci

زائف

تجميع RISC-V مرجع

يغطي lyszt.net csrci وتعليمات RISC-V الأخرى بمزيد من التفصيل.

الوصف

csrci يمسح البتات في سجل التحكم من ثابت. سجل التحكم والحالة، أو CSR، يحتفظ بحالة المعالج مثل عنوان معالج الفخاخ ومفاتيح المقاطعة (انظر csrrw). الثابت uimm هو رقم من 0 إلى 31 لأنه مخزن في 5 بتات. النموذج أدناه يمسح كل بت في CSR يساوي 1 في uimm ويترك البتات الأخرى دون تغيير.

csrci csr, uimm

إنها تعليمة زائفة، اسم مقروء يعيد المجمع كتابته إلى تعليمة حقيقية. تصبح التعليمة أدناه، حيث rd هو zero لذا يتم تجاهل القيمة القديمة.

csrrci zero, csr, uimm

السطر أدناه يطفئ تمكين المقاطعة العام. الرقم 8 هو 1000 في النظام الثنائي، لذا يمسح البت 3 من mstatus.

csrci mstatus, 8

انظر csrsi لتعيين البتات.

يوسّع إلى

csrrci zero, csr, uimm

يستبدل المُجمِّع هذه التعليمة الزائفة بالتعليمة الحقيقية أو التعليمات المذكورة أعلاه.

مثال

csrci mstatus, 8   # clears bit 3 of mstatus

المصادر

[1]RISC-V International. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20260120. Section 6.1, CSR Instructions, pages 47 to 49.

فتح في Litessera Lux، مُجمِّع RISC-V اشترِ لي قهوة