csrci
छद्मlyszt.net csrci और अन्य RISC-V निर्देशों को अधिक विस्तार से कवर करता है।
विवरण
csrci एक स्थिरांक से एक नियंत्रण रजिस्टर में बिट्स को साफ़ करता है। एक नियंत्रण और स्थिति रजिस्टर, या CSR, प्रोसेसर की स्थिति रखता है जैसे ट्रैप हैंडलर पता और इंटरप्ट स्विच (देखें csrrw)। स्थिरांक uimm 0 से 31 तक की संख्या है क्योंकि यह 5 बिट्स में संग्रहीत होता है। नीचे दिया गया रूप CSR के उन सभी बिट्स को साफ़ करता है जो uimm में 1 हैं और अन्य बिट्स को अपरिवर्तित छोड़ देता है।
csrci csr, uimm
यह एक छद्म-निर्देश है, एक पठनीय नाम जिसे असेंबलर एक वास्तविक निर्देश में फिर से लिखता है। यह नीचे दिए गए निर्देश में बदल जाता है, जहाँ rd zero है इसलिए पुराना मान त्याग दिया जाता है।
csrrci zero, csr, uimm
नीचे दी गई पंक्ति वैश्विक इंटरप्ट सक्षम को बंद कर देती है। 8 बाइनरी 1000 है, इसलिए यह mstatus के बिट 3 को साफ़ करता है।
csrci mstatus, 8
बिट्स सेट करने के लिए csrsi देखें।
विस्तृत होता है
csrrci zero, csr, uimm
असेंबलर इस छद्म-निर्देश को ऊपर सूचीबद्ध वास्तविक निर्देश या निर्देशों से बदल देता है।
उदाहरण
csrci mstatus, 8 # clears bit 3 of mstatus