csrci의사

csrci

의사
RISC-V 어셈블리 참조

lyszt.net은 csrci 및 기타 RISC-V 명령어를 더 자세히 다룹니다.

설명

csrci는 상수를 사용하여 제어 레지스터의 비트를 클리어합니다. 제어 및 상태 레지스터(CSR)는 트랩 핸들러 주소와 인터럽트 스위치와 같은 프로세서 상태를 보유합니다(csrrw 참조). 상수 uimm은 5비트에 저장되므로 0에서 31까지의 숫자입니다. 아래 형식은 uimm에서 1인 CSR의 모든 비트를 클리어하고 나머지 비트는 변경하지 않습니다.

csrci csr, uimm

이것은 의사 명령어로, 어셈블러가 실제 명령어로 다시 작성하는 읽기 쉬운 이름입니다. 이는 아래 명령어가 되며, rd는 zero이므로 이전 값은 버려집니다.

csrrci zero, csr, uimm

아래 줄은 전역 인터럽트 활성화를 끕니다. 8은 이진수 1000이므로 mstatus의 비트 3을 클리어합니다.

csrci mstatus, 8

비트 설정에 대해서는 csrsi를 참조하세요.

확장 대상

csrrci zero, csr, uimm

어셈블러는 이 의사 명령을 위에 나열된 실제 명령 또는 명령들로 대체합니다.

예시

csrci mstatus, 8   # clears bit 3 of mstatus

하는주시

  1. [1]RISC-V International. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20260120. Section 6.1, CSR Instructions, pages 47 to 49.
RISC-V 어셈블러인 Litessera Lux에서 열기커피 한 잔 사주세요