srl

srl

RISC-V Assembler Referenz

lyszt.net behandelt srl und andere RISC-V-Befehle ausführlicher.

Kodierungsformat

R
31–25funct7
24–20rs2
19–15rs1
14–12funct3
11–7rd
6–0opcode
I
31–20imm[11:0]
19–15rs1
14–12funct3
11–7rd
6–0opcode
S
31–25imm[11:5]
24–20rs2
19–15rs1
14–12funct3
11–7imm[4:0]
6–0opcode
B
31–25imm[12,10:5]
24–20rs2
19–15rs1
14–12funct3
11–7imm[4:1,11]
6–0opcode
U
31–12imm[31:12]
11–7rd
6–0opcode
J
31–12imm[20,10:1,11,19:12]
11–7rd
6–0opcode

Beschreibung

srl verschiebt Bits nach rechts, das Gegenteil von dem, was sll tut. Die Buchstaben stehen für shift right logical (logische Rechtsverschiebung). Diese Form nimmt die Bits von rs1, verschiebt sie um den Zähler in rs2 nach rechts und speichert das Ergebnis in rd.

srl rd, rs1, rs2

Alle Bits, die über das rechte Ende hinausgeschoben werden, gehen verloren, und 0en füllen die frei gewordenen Stellen auf der linken Seite.

Diese Nullauffüllung erklärt das Wort logical. Eine Rechtsverschiebung halbiert einen Wert, also teilt eine Verschiebung um 1 durch 2 und eine Verschiebung um 3 durch 8. Der Rest wird verworfen, was der ganzzahligen Division entspricht. srl teilt eine vorzeichenlose Zahl schnell durch eine Zweierpotenz.

Es gibt zwei Rechtsverschiebungsbefehle, und der Unterschied liegt darin, was in die geleerten hohen Bits geschrieben wird. srl setzt dort 0en. Das Gegenstück sra kopiert das Vorzeichenbit in diese Positionen, was das Vorzeichen negativer Zahlen bewahrt. Wählen Sie srl für ein rohes Bitmuster oder einen Wert, der nicht negativ sein kann. Bei einem vorzeichenbehafteten Wert, der negativ sein kann, liefert srl eine große positive Zahl, und sra ist in diesem Fall der korrekte Befehl.

Laut dem RISC-V-Handbuch belegt der Verschiebungszähler die unteren 5 Bits des Registers rs2. Diese 5 Bits umfassen 0 bis 31 Stellen, sodass die übrigen Bits von rs2 ignoriert werden. Das Handbuch nennt srl eine logische Rechtsverschiebung, die Nullen oben einfügt.

Wenn der Verschiebungszähler eine Konstante ist, verwenden Sie die Immediate-Form srli.

Beispiel

li t0, -8
li t1, 1
srl t2, t0, t1   # t2 = 2147483644 (zero-filled)

Referenzen

  1. [1]RISC-V International. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20260120. Section 2.4.2, Integer Register-Register Instructions, page 29.
In Litessera Lux öffnen, dem RISC-V-AssemblerSpendier mir einen Kaffee