PicoRV32
Екосистема RISC-VPicoRV32 — це ядро RV32IMC, написане на Verilog і створене для використання якомога меншої площі FPGA. Його написала Клер Вольф, авторка пакета синтезу Yosys, і воно часто слугує допоміжним процесором усередині більших чипів.
Огляд
PicoRV32 — це невелике ядро RISC-V, написане на Verilog, мові опису апаратного забезпечення. Ядро — це частина чипа, яка виконує інструкції. Воно реалізує RV32IMC, базовий 32-бітний набір інструкцій з множенням і стисненими інструкціями, і може бути зведене до RV32E, версії з меншою кількістю регістрів.
FPGA — це чип, який можна переналаштувати так, щоб він поводився як інша схема. На FPGA Xilinx серії 7 PicoRV32 використовує від 750 до 2000 таблиць пошуку, базових логічних комірок FPGA, і працює на частоті від 250 до 450 МГц. Він підключається до пам'яті через власний простий інтерфейс або через AXI4-Lite, поширений стандарт внутрішньокристальної шини, і пропонує додаткові переривання та інтерфейс співпроцесора для користувацьких інструкцій.
Історія
Клер Вольф, авторка інструмента синтезу Yosys, опублікувала PicoRV32 у 2015 році. Yosys перетворює описи апаратури на схеми, і PicoRV32 став поширеним тестовим проєктом для відкритих інструментів FPGA. Репозиторій було перенесено до організації YosysHQ і тепер він архівований, а ядро більше не отримує активної розробки.
Де використовується
PicoRV32 виступає як допоміжний процесор — допоміжне ядро, що виконує завдання керування всередині більшого проєкту FPGA або чипа. Його висока тактова частота дає змогу приєднуватися до наявних проєктів на їхній власній тактовій частоті. PicoSoC, приклад системи, включений до репозиторію, запускає PicoRV32 на недорогих платах FPGA iCE40.