mulhu
lyszt.net tratta mulhu e altre istruzioni RISC-V in modo più dettagliato.
Formato di codifica
Descrizione
MUL esegue una moltiplicazione XLEN-bit×XLEN-bit di rs1 per rs2 e colloca i bit XLEN inferiori nel registro di destinazione. MULH, MULHU e MULHSU eseguono la stessa moltiplicazione ma restituiscono i bit XLEN superiori del prodotto completo a 2×XLEN-bit, per moltiplicazione con segno×con segno, senza segno×senza segno e rs1×senza segno rs2. Se sono richiesti sia i bit alti che quelli bassi dello stesso prodotto, la sequenza di codice raccomandata è: MULH[[S]U] rdh, rs1, rs2; MUL rdl, rs1, rs2 (gli specificatori dei registri sorgente devono essere nello stesso ordine e rdh non può essere uguale a rs1 o rs2). Le microarchitetture possono quindi fondere queste in un'unica operazione di moltiplicazione invece di eseguire due moltiplicazioni separate.
MULW è un'istruzione RV64 che moltiplica i 32 bit inferiori dei registri sorgente, collocando l'estensione del segno dei 32 bit inferiori del risultato nel registro di destinazione.