mulhu
lyszt.net aborda mulhu e outras instruções RISC-V com mais detalhes.
Formato de codificação
Descrição
MUL realiza uma multiplicação XLEN bits×XLEN bits de rs1 por rs2 e coloca os XLEN bits inferiores no registrador de destino. MULH, MULHU e MULHSU realizam a mesma multiplicação, mas retornam os XLEN bits superiores do produto completo de 2×XLEN bits, para multiplicação com sinal×com sinal, sem sinal×sem sinal e rs1×rs2 sem sinal. Se tanto os bits altos quanto os baixos do mesmo produto forem necessários, a sequência de código recomendada é: MULH[[S]U] rdh, rs1, rs2; MUL rdl, rs1, rs2 (os especificadores de registrador de origem devem estar na mesma ordem e rdh não pode ser o mesmo que rs1 ou rs2). As microarquiteturas podem então fundir essas instruções em uma única operação de multiplicação em vez de realizar duas multiplicações separadas.
MULW é uma instrução RV64 que multiplica os 32 bits inferiores dos registradores de origem, colocando a extensão de sinal dos 32 bits inferiores do resultado no registrador de destino.