mul

mul multiplie deux registres. Il lit rs1 et rs2, multiplie ces valeurs et écrit le produit dans rd. Le format ci-dessous signifie rd = rs1 * rs2.

mul rd, rs1, rs2

RISC-V est organisé en couches appelées extensions. La multiplication et la division appartiennent à l'extension nommée M, que le plus petit cœur RISC-V peut omettre. Ce simulateur l'inclut, car son nom complet RV32IM se termine par M, donc mul et div sont disponibles. Un processeur sans M doit effectuer le travail en logiciel.

Le produit de deux nombres de 32 bits peut atteindre 64 bits, ce qui dépasse ce qu'un registre peut contenir. mul conserve les 32 bits inférieurs. Pour de petites valeurs, c'est la réponse complète. Les 32 bits supérieurs proviennent d'une instruction distincte, mulh. Les entrées signées et non signées produisent les mêmes 32 bits inférieurs, donc une seule instruction couvre les deux cas.

Lorsque les deux moitiés d'un produit sont nécessaires, le manuel RISC-V recommande une paire fixe d'instructions. Une instruction mulh (ou l'une de ses variantes non signées) fournit la moitié supérieure, et mul avec les mêmes registres sources dans le même ordre fournit la moitié inférieure. La destination de la moitié supérieure ne peut pas être rs1 ou rs2. Un processeur peut alors fusionner les deux instructions en une seule multiplication.

Multiplier par une puissance de deux (2, 4, 8, 16, etc.) peut utiliser un décalage à gauche à la place. Un décalage à gauche de 3 places multiplie par 8, et un décalage coûte moins qu'une multiplication (voir slli). Les compilateurs effectuent ce remplacement automatiquement. L'exemple multiplie 6 par 7 et laisse 42 dans t2.