sll

sll

تجميع RISC-V مرجع

يغطي lyszt.net sll وتعليمات RISC-V الأخرى بمزيد من التفصيل.

تنسيق الترميز

R
31–25funct7
24–20rs2
19–15rs1
14–12funct3
11–7rd
6–0opcode
I
31–20imm[11:0]
19–15rs1
14–12funct3
11–7rd
6–0opcode
S
31–25imm[11:5]
24–20rs2
19–15rs1
14–12funct3
11–7imm[4:0]
6–0opcode
B
31–25imm[12,10:5]
24–20rs2
19–15rs1
14–12funct3
11–7imm[4:1,11]
6–0opcode
U
31–12imm[31:12]
11–7rd
6–0opcode
J
31–12imm[20,10:1,11,19:12]
11–7rd
6–0opcode

الوصف

sll ينقل بتات الرقم إلى اليسار. يحتفظ السجل بـ 32 بتة في صف واحد، ويحرك الإزاحة الصف بأكمله يسارًا أو يمينًا بعدد من المواضع. الاسم اختصار لـ shift left logical. في الصيغة أدناه، تُزاح القيمة في rs1 إلى اليسار بعدد المواضع المعطى في rs2، وتذهب النتيجة إلى rd.

sll rd, rs1, rs2

عندما تتحرك البتات إلى اليسار، تملأ الأصفار المواضع الفارغة على اليمين، وتُسقط البتات التي تُدفع خارج الحافة اليسرى.

الإزاحة إلى اليسار بموضع واحد تضاعف الرقم، بنفس الطريقة التي يضاعف بها إلحاق 0 برقم عشري قيمته عشر مرات. الإزاحة بمقدار 1 تضرب في 2، والإزاحة بمقدار 2 تضرب في 4، والإزاحة بمقدار 3 تضرب في 8. تكلف الإزاحة المعالج أقل من الضرب، مما يجعلها الطريق السريع للضرب في قوى العدد اثنين. يعتمد الوصول إلى المصفوفات على ذلك، لأن عنوان كل عنصر يبعد عن السابق بعدد ثابت من البايتات هو قوة للعدد اثنين.

وفقًا لدليل RISC-V، يُحتفظ بمقدار الإزاحة في البتات الخمس المنخفضة من السجل rs2. تغطي خمس بتات المدى من 0 إلى 31 موضعًا، لذا لا تأثير لبقية بتات rs2. يسمي الدليل sll إزاحة يسارية منطقية، أي أن الأصفار تدخل البتات المنخفضة.

في هذه الصيغة يأتي مقدار الإزاحة من سجل، وهو مناسب لمقدار يُحسب أثناء تشغيل البرنامج. استخدم slli لمقدار ثابت. يُزاح المثال 3 إلى اليسار بموضعين، فيُضرب في 4 ليعطي 12.

مثال

li t0, 3
li t1, 2
sll t2, t0, t1   # t2 = 12

المصادر

  1. [1]RISC-V International. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20260120. Section 2.4.2, Integer Register-Register Instructions, page 29.
فتح في Litessera Lux، مُجمِّع RISC-Vاشترِ لي قهوة