remu

remu

Ensamblador RISC-V Referencia

lyszt.net cubre remu y otras instrucciones RISC-V con más detalle.

Formato de codificación

R
31–25funct7
24–20rs2
19–15rs1
14–12funct3
11–7rd
6–0opcode
I
31–20imm[11:0]
19–15rs1
14–12funct3
11–7rd
6–0opcode
S
31–25imm[11:5]
24–20rs2
19–15rs1
14–12funct3
11–7imm[4:0]
6–0opcode
B
31–25imm[12,10:5]
24–20rs2
19–15rs1
14–12funct3
11–7imm[4:1,11]
6–0opcode
U
31–12imm[31:12]
11–7rd
6–0opcode
J
31–12imm[20,10:1,11,19:12]
11–7rd
6–0opcode

Descripción

remu calcula el resto sin signo, el valor que queda después de una división sin signo. Se relaciona con divu como rem se relaciona con div. La u significa que los bits se tratan como números no negativos, desde 0 hasta aproximadamente 4 mil millones. La página de divu explica cómo difieren las lecturas con signo y sin signo de los mismos bits.

Un resultado de remu siempre cae entre 0 y el divisor menos 1, por lo que nunca es negativo y no tiene regla de signo. Esto lo hace útil para envolver una posición alrededor de un búfer circular, distribuir valores hash sobre un número fijo de ranuras y recorrer cíclicamente una secuencia repetitiva.

Un resto por cero devuelve el número original.

Según el manual de RISC-V, el desbordamiento de la división sin signo no puede ocurrir, por lo que remu no tiene caso de desbordamiento. Un resto por cero es igual al dividendo. El manual recomienda ejecutar divu y remu sobre los mismos operandos cuando se necesitan tanto el cociente como el resto, para que un procesador pueda fusionarlos en una sola división.

Para un divisor que es una potencia de dos, un AND bit a bit (andi) produce el mismo resultado de forma más económica. La línea siguiente calcula el resto después de dividir por 8, ya que el resto por una potencia de dos son los bits más bajos del valor.

andi t0, t0, 7

Este atajo solo se aplica a potencias de dos.

Ejemplo

li t0, -1
li t1, 10
remu t2, t0, t1   # t2 = 5 (t0 read as unsigned)

Referencias

  1. [1]RISC-V International. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20260120. Section 12.2, Division Operations, pages 65 to 66.
Abrir en Litessera Lux, el ensamblador RISC-VCómprame un café